Stage Ingénieur : Conception pour le test (DFT) / Conception numérique (F/H)

La Business Line Secure Transactions & Interface (STI) de NXP, basée à Sophia Antipolis (France), développe des circuits intégrés mixtes analogiques/numériques de pointe pour les applications de transactions sécurisées, notamment les contrôleurs NFC sécurisés.

Au sein de notre équipe Digital SoC Design, nous recherchons un(e) stagiaire très motivé(e) pour contribuer à nos activités de Design-for-Test (DFT).

Le DFT est une discipline clé de la conception de circuits intégrés numériques, couvrant l'ensemble du cycle de développement des tests, depuis la définition de l'architecture et l'implémentation RTL jusqu'à la vérification de la synthèse physique et le développement des tests de production.

Ce stage offre l'opportunité de travailler sur des technologies de semi-conducteurs de pointe dans un environnement international, collaboratif et innovant. Sophia Antipolis, première technopole d’Europe, offre un écosystème dynamique dédié à l'innovation, à la recherche et au développement. C'est également un cadre de vie agréable, entre mer et montagne.

En tant que stagiaire motivé(e), avec l'ambition, la passion et la volonté de devenir un(e) expert(e) en conception numérique et de participer au développement de technologies de pointe destinées aux marchés exigeants du mobile et de l'IoT, votre projet de stage consistera à automatiser les processus de Design For Test (DFT) pour les SoC, au sein d'une équipe internationale engagée et bienveillante.

Vos responsabilités comprendront :

• Comprendre l'environnement de Conception Assistée par Ordinateur (CAO/CAD) et les défis liés à l'automatisation avancée de la conception.
• Utiliser l'IA et les langages de script pour automatiser l'intégration des blocs DFT dans un System-on-Chip (SoC) ou un sous-système.
• Utiliser l'IA et les scripts pour automatiser la vérification de l'intégration DFT.
• Publier, documenter et maintenir le flux de conception développé.

• Étudiant(e) en Master dans l'un des domaines suivants :
  • Génie électrique
  • Microélectronique
  • Génie informatique
  • Ou domaine équivalent
• Fort intérêt pour la conception, la vérification et les méthodologies de test des circuits intégrés numériques.

• Expérience en conception RTL et simulation avec Verilog.
• Bonne compréhension de la logique numérique et des fondamentaux des semi-conducteurs.
• Connaissance des concepts de Design-for-Test (DFT) ; une expérience des tests de production serait un atout.
• Maîtrise ou familiarité avec les langages de script et de programmation suivants :
  • Python
  • Perl
  • Tcl

• Autonome, proactif(ve) et curieux(se) d'apprendre.
• Excellentes capacités d'analyse et de résolution de problèmes.
• Bonnes compétences en communication et en travail d'équipe.
• À l'aise dans un environnement international.

• Bon niveau de français et d'anglais, à l'oral comme à l'écrit.

NXP's Secure Transactions & Interface (STI) Business Line, based in Sophia Antipolis, France, develops advanced mixed-signal integrated circuits for secure transaction applications, including Secure NFC Controllers.

As part of our Digital SoC Design team, we are seeking a highly motivated intern to contribute to our Design-for-Test (DFT) activities. DFT is a key discipline within digital IC design, covering the complete test development flow, from architecture definition and RTL implementation to physical synthesis verification and production test development.

This internship offers the opportunity to work on leading-edge semiconductor technologies within an international, collaborative, and innovative environment. Sophia-Antipolis, being the Europe largest technopole, is proposing a wide ecosystem around innovation, research and development. It is also a nice place to live between the mountains and seaside.

As motivated intern who has the ambition, passion and drive to become a strong digital design engineer and be part of the leading edge technology devices conception to serve the very demanding Mobile and IOT markets, your internship project will be to automate the Design For Test process for SoCs, while working within an international friendly and engaged team.

Your responsibility will include:

• Understanding the Computer-Aided Design environment and the challenges to perform state of the art design automation
• Use AI and scripting to automate the DFT IPs integration in a System On Chip or a sub-system
• Use AI and scripting to automate the DFT integration verification
• Release and document the flow created

• Currently pursuing a Master's degree in Electrical Engineering, Microelectronics, Computer Engineering, or a related field.
• Strong interest in digital integrated circuit design, verification, and test methodologies.

• Experience with RTL design and simulation using Verilog.
• Good understanding of digital logic design and semiconductor fundamentals.
• Knowledge of Design-for-Test (DFT) concepts; exposure to production testing is considered a plus.
• Familiarity with scripting and programming languages such as: Python, Perl, Tcl

• Self-motivated, proactive, and eager to learn.
• Strong analytical and problem-solving capabilities.
• Good communication and teamwork skills.
• Comfortable working in an international environment.

• Good level of French and English communication skills, both verbal and written

More information about NXP in France...